(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-135736

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl. ⁶	識別記号	F I	
H01L 27/1	10 451	H01L 27/10	451
21/2	283	21/283	N
21/3205		21/88 M	
27/108 21/8242		27/10 6 5 1	
		審査請求 有 請求項の数14 OL (全 9 頁)	
(21)出願番号	特願平9-299789	(71)出顧人 00000423	· ·
(00) (UES E		日本電気株式会社	
(22)出顧日	平成9年(1997)10月31日	東京都港区芝五丁目7番1号	
		(71)出顧人 59714555	
		シンメト	リクス コーポレーション
		アメリカ・	合衆国, コロラド 80918, コロ
	•	ラド ス	プリングス,マーク ダブリング
	•		ヴァード 5055
		(72)発明者 天沼 一	
			- 区芝五丁目7番1号 日本電気株
•		式会社内	
		•	- 後藤 洋介 (外1名)
		(19/10年入 开理工	女様 行り ひにる)
	-		•
		1	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 水素アニールによって特性確保を妨げず、還元性雰囲気による強誘電体及び高誘電率材料の劣化を防止し得る高集積な半導体装置を提供すること。

【解決手段】 この半導体装置の構造では、シリコン基板1上に素子分離酸化膜2,層間絶縁膜6,水素バリア膜7,下部電極8,容量絶縁膜9,上部電極10,水素バリア膜11,水素バリア膜12,層間絶縁膜13,及び配線層14がこの順で形成され、下部電極8,容量絶縁膜(誘電体)9,及び上部電極10からなる容量部が水素バリア膜7,11,12により完全に覆われると共に、シリコン基板1の不純物拡散領域3間のゲート酸化膜4上にゲート電極5が形成されている。ここでは、容量部のみが水素バリア膜7,11,12により完全に覆われているため、還元性雰囲気による強誘電体及び高誘電率材料の劣化を防止でき、水素アニールによって特性確保を妨げない。

